1. <acronym id="imbvbt"></acronym>
      <select id="ku05ar"><u id="ku05ar"></u><q id="ku05ar"></q></select><form id="ku05ar"><legend id="ku05ar"></legend></form><font id="ku05ar"><noscript id="ku05ar"></noscript><tbody id="ku05ar"></tbody><dt id="ku05ar"></dt><big id="ku05ar"></big><blockquote id="ku05ar"></blockquote></font>
      • 一種現場可編程邏輯門陣列的供電電路的制作方法

        文檔序號:7407310
        一種現場可編程邏輯門陣列的供電電路的制作方法
        【專利摘要】本實用新型提供了一種現場可編程邏輯門陣列的供電電路,其包括三通道降壓型的開關電源集成電路芯片,所述三通道降壓型的開關電源集成電路芯片分別包括第一電路、第二電路、第三電路和第四電路。本實用新型的現場可編程邏輯門陣列的供電電路可以輸出4個通道的可調節電壓,替代四片獨立的電源轉換芯片,相較于多個電源芯片的FPGA供電電路,此FPGA供電電路故障發生的風險大大降低;使得PCB板的布局變得簡潔小巧,從而實現産品的結構體積大大縮小;價格低于多種電源芯片的FPGA供電電路,節約了成本。
        【專利說明】—種現場可編程邏輯門陣列的供電電路

        【技術領域】
        [0001 ] 本實用新型涉及供電電路,特別涉及一種現場可編程邏輯門陣列的供電電路。

        【背景技術】
        [0002]隨著芯片技術的發展,應用産品的硬件架構也跟著發生很大變化。以FPGA(現場可編程邏輯門陣列)芯片的發展爲例,各行各業在進行産品設計時紛紛采用像FPGA這樣的可重新編程芯片,因其提供了高性能、低成本、強維護性並且還可以縮短産品上市時間等很多優點。在這些産品的硬件架構中使用這種可重新編程芯片作爲其主控電路的同時,也使得産品的電源系統變得較爲複雜。圖1爲現有技術中典型的FPGA供電電路,使用多種電源轉換芯片進行供電。這樣往往會帶來一系列問題,首先會導致PCB(Printed Circuit Board印刷電路板)的布局空間擴大化,産品體積不容易縮小;其次過多的芯片數量將容易受制于芯片供應商並且導致設計成本的上升,同時也會增大故障發生的風險。另外值得一提的是電源設計的質量問題。電源在一個典型系統中擔當著非常重要的角色,從某種程度上,可以看成是系統的心髒。因此,電源系統應該得到應有的重視。
        實用新型內容
        [0003]本實用新型的目的在于提供一種簡單的FPGA的供電電路,從而實現使用FPGA作爲主控電路的産品的質量提升、體積縮小以及成本降低。
        [0004]爲了實現上述目的,本實用新型采用了以下技術方案:
        [0005]一種現場可編程邏輯門陣列的供電電路,其包括:三通道降壓型的開關電源集成電路芯片,所述三通道降壓型的開關電源集成電路芯片分別包括第一電路、第二電路和第三電路,所述第一電路中的開關電源集成電路芯片的引腳SWl通過電感LI連接到電源輸出端口 V0UT1,該引腳SWl還連接二極管Dl的陰極並通過Dl的陽極接地,所述第一電路中的開關電源集成電路芯片的引腳FBl連接電阻Rl並通過電阻Rl連接到電源輸出端口 V0UT1,該引腳FBI還連接電阻R2並通過電阻R2接地,所述第一電路中的電源輸出端口 VOUTI連接電容Cl並通過電容Cl接地;所述第二電路中的開關電源集成電路芯片的引腳SW2通過電感L2連接到電源輸出端口 V0UT2,該引腳SW2還連接二極管D2的陰極並通過D2的陽極接地,所述第二電路中的開關電源集成電路芯片的引腳FB2連接電阻R3並通過電阻R3連接到電源輸出端口 V0UT2,該引腳FB2還連接電阻R4並通過電阻R4接地,所述第二電路中的電源輸出端口 V0UT2連接電容C2並通過電容C2接地;所述第三電路中的開關電源集成電路芯片的引腳SW3通過電感L3連接到電源輸出端口 V0UT3,該引腳SW3還連接二極管D3的陰極並通過D3的陽極接地,所述第三電路中的開關電源集成電路芯片的引腳FB3連接電阻R5並通過電阻R5連接到電源輸出端口 V0UT3,該引腳FB3還連接電阻R6並通過電阻R6接地,所述第三電路中的電源輸出端口 V0UT3連接電容C3並通過電容C3接地。
        [0006]優選的,所述三通道降壓型的開關電源集成電路芯片還包括第四電路,所述第四電路中的開關電源集成電路芯片引腳BIAS連接三極管Ql的基極,所述第四電路中的開關電源集成電路芯片引腳FB4連接電阻R7並通過電阻R7連接三極管Ql的發射極,該引腳FB4還連接電阻R8並通過電阻R8接地,所述第四電路中的Ql的集電極連接電源輸出端口VOUTl連接電源輸出端口 V0UT4,所述第四電路中的電源輸出端口 V0UT4連接電容C4並通過電容C4接地。
        [0007]本實用新型的現場可編程邏輯門陣列的供電電路可以輸出4個通道的可調節電壓,替代四片獨立的電源轉換芯片,相較于多個電源芯片的FPGA供電電路,此FPGA供電電路故障發生的風險大大降低;使得PCB板的布局變得簡潔小巧,從而實現産品的結構體積大大縮小;價格低于多種電源芯片的FPGA供電電路,節約了成本。

        【專利附圖】

        【附圖說明】
        [0008]圖1爲現有技術中FPGA供電電路的示意圖。
        [0009]圖2爲本實用新型的FPGA供電電路的示意圖。

        【具體實施方式】
        [0010]下面結合附圖對本實用新型作進一步詳細描述,所給實施例僅是用于說明具體實施和具有的有益效果,並非用于限制本實用新型的保護範圍。
        [0011]如圖2所示,一種現場可編程邏輯門陣列的供電電路,其包括=LINEAR公司的LT3507AEUHF的三通道降壓型的開關電源集成電路芯片,所述三通道降壓型的開關電源集成電路芯片分別包括第一電路、第二電路、第三電路和第四電路,所述第一電路中的開關電源集成電路芯片的引腳SWl通過電感LI連接到電源輸出端口 V0UT1,該引腳SWl還連接二極管Dl的陰極並通過Dl的陽極接地,所述第一電路中的開關電源集成電路芯片的引腳FBl連接電阻Rl並通過電阻Rl連接到電源輸出端口 V0UT1,該引腳FBl還連接電阻R2並通過電阻R2接地,所述第一電路中的電源輸出端口 VOUTI連接電容Cl並通過電容Cl接地;所述第二電路中的開關電源集成電路芯片的引腳SW2通過電感L2連接到電源輸出端口 V0UT2,該引腳SW2還連接二極管D2的陰極並通過D2的陽極接地,所述第二電路中的開關電源集成電路芯片的引腳FB2連接電阻R3並通過電阻R3連接到電源輸出端口 V0UT2,該引腳FB2還連接電阻R4並通過電阻R4接地,所述第二電路中的電源輸出端口 V0UT2連接電容C2並通過電容C2接地;所述第三電路中的開關電源集成電路芯片的引腳SW3通過電感L3連接到電源輸出端口 V0UT3,該引腳SW3還連接二極管D3的陰極並通過D3的陽極接地,所述第三電路中的開關電源集成電路芯片的引腳FB3連接電阻R5並通過電阻R5連接到電源輸出端口 V0UT3,該引腳FB3還連接電阻R6並通過電阻R6接地,所述第三電路中的電源輸出端口 V0UT3連接電容C3並通過電容C3接地;所述第四電路中的開關電源集成電路芯片引腳BIAS連接三極管Ql的基極,所述第四電路中的開關電源集成電路芯片引腳FB4連接電阻R7並通過電阻R7連接三極管Ql的發射極,該引腳FB4還連接電阻R8並通過電阻R8接地,所述第四電路中的Ql的集電極連接電源輸出端口 VOUTl連接電源輸出端口 V0UT4,所述第四電路中的電源輸出端口 V0UT4連接電容C4並通過電容C4接地。
        [0012]本實施例LT3507AEUHF的電源輸入範圍VIN爲6-36V,總共輸出4個通道的可調節電壓,輸出可調節電壓計算公式VOUTl = [ (R1 X 0.8) /R2] +0.8, V0UT2 = [(R3X0.8)/R4] +0.8,V0UT3 = [(R5X0.8)/R6]+0.8,V0UT4 = [(R7X0.8)/R8]+0.8,可以分別轉換出VOUTl = 3.3V、V0UT3 = 1.2V、V0UT4 = 2.5V這三組FPGA所需供電電壓,並分別通過電容C1、C3、C4進行濾波,保證輸出極小的紋波電壓。本實施例輸出紋波電壓範圍1mv左右。此外可以轉換出V0UT2 = 5V還可以用來給外部I/O模塊電路進行供電。電流驅動能力VOUTl達到 2.7A、V0UT2 達到 1.8A、V0UT3 達到 1.8A、V0UT4 (LDO)達到 300mA,充分滿足 FPGA 的供電需求。LT3507AEUHF開關電源集成電路芯片爲QFN封裝(5mm x7mm),體積非常小,整個電源模塊所占PCB面積只有約2cm2。
        【權利要求】
        1.一種現場可編程邏輯門陣列的供電電路,其特征在于,包括:三通道降壓型的開關電源集成電路芯片,所述三通道降壓型的開關電源集成電路芯片分別包括第一電路、第二電路和第二電路,其中, 所述第一電路中的開關電源集成電路芯片的引腳SWl通過電感LI連接到電源輸出端口 V0UT1,該引腳SWl還連接二極管Dl的陰極並通過Dl的陽極接地,所述第一電路中的開關電源集成電路芯片的引腳FBl連接電阻Rl並通過電阻Rl連接到電源輸出端口 VOUTl,該引腳FBl還連接電阻R2並通過電阻R2接地,所述第一電路中的電源輸出端口 VOUTl連接電容Cl並通過電容Cl接地; 所述第二電路中的開關電源集成電路芯片的引腳SW2通過電感L2連接到電源輸出端口 V0UT2,該引腳SW2還連接二極管D2的陰極並通過D2的陽極接地,所述第二電路中的開關電源集成電路芯片的引腳FB2連接電阻R3並通過電阻R3連接到電源輸出端口 V0UT2,該引腳FB2還連接電阻R4並通過電阻R4接地,所述第二電路中的電源輸出端口 V0UT2連接電容C2並通過電容C2接地; 所述第三電路中的開關電源集成電路芯片的引腳SW3通過電感L3連接到電源輸出端口 V0UT3,該引腳SW3還連接二極管D3的陰極並通過D3的陽極接地,所述第三電路中的開關電源集成電路芯片的引腳FB3連接電阻R5並通過電阻R5連接到電源輸出端口 V0UT3,該引腳FB3還連接電阻R6並通過電阻R6接地,所述第三電路中的電源輸出端口 V0UT3連接電容C3並通過電容C3接地。
        2.如權利要求1所述的供電電路,其特征在于:所述三通道降壓型的開關電源集成電路芯片還包括第四電路,其中, 所述第四電路中的開關電源集成電路芯片引腳BIAS連接三極管Ql的基極,所述第四電路中的開關電源集成電路芯片引腳FB4連接電阻R7並通過電阻R7連接三極管Ql的發射極,該引腳FB4還連接電阻R8並通過電阻R8接地,所述第四電路中的Ql的集電極連接電源輸出端口 VOUTl連接電源輸出端口 V0UT4,所述第四電路中的電源輸出端口 V0UT4連接電容C4並通過電容C4接地。
        【文檔編號】H02M3/00GK203984240SQ201420377797
        【公開日】2014年12月3日 申請日期:2014年7月9日 優先權日:2014年7月9日
        【發明者】潘祥, 喬曉葳, 黃迪, 朱志浩, 樊留群, 黃雲鷹 申請人:沈陽機床(集團)設計研究院有限公司上海分公司
        再多了解一些
        網友詢問留言 已有0條留言
        • 還沒有人留言評論。精彩留言會獲得點贊!
        1
        X-POWER-BY FNC Vbeta FROM ZZtest